ESQUEMÁTICOS:
- Poner un condensador de unos 22 pF de TXENA a ground. (TXENA tiene mejor pinta con el condensador)
- Algunos pines del GOL están mal: G2 es CAV, G3 es JTAGTDO y G4 es conf_i_ld(0). Como te puedes imaginar no es crítico pero bueno.

LAYOUT:
- Conector J1 CON50C desplazar los agujeros para las guias, las que hay ahora no encajan.
- Plano de masa del QPLL, faltaba por poner.

- Alimentacion del VCSEL, VDD: debe poder desconectarse cuando VGG está desconectado =>
         se puede hacer en la mother board ROS-25 con un chip para deshabilitar esta alimentación
  usando la línea Enable para el CRT4T que también puede deshabilitarse. (es lo que hago ahora)
 Por cierto, que el CRT4T yo creo que sí convendría utilizarlo pues encontré un GOL que tenía problemas
  de startup. Miraré cuantos tenemos.
 
